電子制造業(yè)從誕生的第一天起就和產(chǎn)品電氣失效這一夢魘形影不離。電氣失效也許只是因?yàn)镻CB上一個(gè)晶體管被擊穿而造成，直接損失不過區(qū)區(qū)幾毛錢，而一旦有問題的電子系統(tǒng)在飛行、醫(yī)療監(jiān)護(hù)等環(huán)境中出錯(cuò)，損失卻是災(zāi)難性的!對于普通民用電子產(chǎn)品制造商來說，他們也許不必為災(zāi)難性后果而擔(dān)心，但在競爭激烈的市場上，質(zhì)量和可靠性差的產(chǎn)品雖然可以一時(shí)蒙混消費(fèi)者，但卻難免被市場淘汰的結(jié)局。

　　經(jīng)歷幾十年和電氣失效的較量，電子制造業(yè)界目前已經(jīng)大體了解了主要的電氣失效機(jī)制以及這些問題是如何在產(chǎn)品的設(shè)計(jì)、制造和生產(chǎn)測試中被引進(jìn)的，一些有效的經(jīng)驗(yàn)規(guī)則也已被證明非常有效，但由于人類天性中的惰性和疏忽，一些基本常識和規(guī)則不得不需要重復(fù)提醒并納入生產(chǎn)管理的體制中加以執(zhí)行。此外，隨著技術(shù)和新材料的進(jìn)步，有關(guān)電氣失效這一老問題還會面臨新的挑戰(zhàn)，如高密度PCB板采用低電壓芯片使得產(chǎn)品在生產(chǎn)和測試中會面臨更大的ESD(靜電放電)和EOS(電氣過應(yīng)力)風(fēng)險(xiǎn)。

　　制造過程PCB電氣失效主要原因

　　偉創(chuàng)力公司技術(shù)開發(fā)副總裁同時(shí)也是表面貼裝技術(shù)協(xié)會(SMTA)國際委員會副主席的Sammy Yi總結(jié)了PCB組裝過程中可能的電氣失效來源，他說：“PCB組裝和測試的電氣失效來源可以歸納為三個(gè)：首先是元器件、PCB板等原材料本身有問題，其次是設(shè)計(jì)不當(dāng)導(dǎo)致制造過程產(chǎn)生問題，最后在制造、生產(chǎn)測試過程中缺乏嚴(yán)格的控制和優(yōu)化也會帶來問題。”

　　針對原材料問題，Sammy Yi進(jìn)一步解釋道，典型的元器件問題是其電氣許可范圍(tolerance)比較差，或者本身的電氣和封裝可靠性差，這很容易導(dǎo)致在回流焊后的PCB電氣失效。他指出，一些存放時(shí)間過久的芯片，特別是含有機(jī)封裝材料的BGA產(chǎn)品還容易產(chǎn)生封裝材料之間、封裝襯底和芯片等的脫離(delamination)以及電鍍層氧化等問題。北京柏瑞安科技有限責(zé)任公司技術(shù)總監(jiān)陳希立也注意到這個(gè)問題，他舉例說：“庫存時(shí)間過長(超過2～3年)的芯片在組裝時(shí)的一個(gè)主要問題是水氣和潮濕。如果倉庫的溫度濕度長期控制不當(dāng)，水分子會滲透芯片的塑封保護(hù)層，同時(shí)引腳也會產(chǎn)生氧化。這些問題在回流焊時(shí)會導(dǎo)致芯片塑封材料的細(xì)微裂縫或變形，同時(shí)也可能產(chǎn)生可焊性問題，導(dǎo)致虛焊或假焊，這些都將最終反映在PCB的電氣性能測試上，使得合格率下降或測試不穩(wěn)定。”

　　有關(guān)設(shè)計(jì)的影響，Sammy Yi認(rèn)為設(shè)計(jì)不當(dāng)造成問題的種類很多，他以焊盤設(shè)計(jì)為例解釋道：“典型焊盤形狀和尺寸設(shè)計(jì)都有可能影響PCB的電氣性能，同時(shí)，阻焊膜(Solder Mask)的設(shè)計(jì)精度、厚度也會產(chǎn)生影響。對于手機(jī)底板這樣小型高密度的產(chǎn)品要求焊盤越小越好，但從制造角度來看，大的焊盤比較可取，因此必須在此找到折衷或優(yōu)化的設(shè)計(jì)方案。”

　　Sammy Yi強(qiáng)調(diào)，目前業(yè)界還沒有一個(gè)統(tǒng)一的標(biāo)準(zhǔn)可以指導(dǎo)全球PCB設(shè)計(jì)工程師在可測性設(shè)計(jì)(DFT)和可制造性設(shè)計(jì)(DFM)中采用普遍的規(guī)則來避免制造和測試中PCB電氣損壞。“不同廠商、甚至同一廠商不同工廠的工程師都在依據(jù)個(gè)人的經(jīng)驗(yàn)和理解來從事DFT/DFM，很多情況下也沒有數(shù)據(jù)來支持其設(shè)計(jì)觀點(diǎn)。不過這種情況目前正在改善，偉創(chuàng)力在數(shù)年前開始致力于統(tǒng)一公司內(nèi)部的DFT/DFM設(shè)計(jì)和評估規(guī)則，并形成了eFlex這樣一個(gè)標(biāo)準(zhǔn)并已經(jīng)注冊，這使得我們在全球的設(shè)計(jì)工程師可以用同一個(gè)標(biāo)準(zhǔn)衡量各自的設(shè)計(jì)，同時(shí)可以在全球不同的制造工廠去實(shí)現(xiàn)同一個(gè)設(shè)計(jì)。”他介紹道。

　　對于PCB生產(chǎn)制造中引入的問題，Sammy Yi認(rèn)為最容易引起后續(xù)電氣故障的生產(chǎn)工序是焊膏印刷，同時(shí)回流焊也會引起一些問題。他解釋說：“業(yè)界的經(jīng)驗(yàn)表明，絕大多數(shù)短路、開路、虛焊等問題是在焊膏印刷時(shí)造成的，而短路、開路、虛焊等又是PCB電氣故障的主要表現(xiàn)形式。因此，目前廠商也越來越傾向于在焊膏印刷后直接進(jìn)行AOI檢驗(yàn)，而不是拖到回流焊以后才進(jìn)行。當(dāng)然，AOI被普遍采用的另一個(gè)原因是因?yàn)楦呙芏萈CB已成為一種趨勢，使用在線測試變得越來越困難。”

　　Sammy Yi：我們必須提醒每個(gè)人ESD這種潛在而真實(shí)的危險(xiǎn)，使得這一無形殺手變得有形。

　　柏瑞安科技的陳希立根據(jù)其觀察認(rèn)為，PCB上的電路受靜電(ESD)和回流焊熱應(yīng)力沖擊導(dǎo)致電氣損壞是兩個(gè)主要問題，其它電氣損壞則是由于操作員誤操作造成的。“這些問題往往從表面上看無從察覺，必須通過電性能測試才能了解，當(dāng)然，電性能測試本身也可能會引進(jìn)某種電氣損壞。如測試時(shí)一些板子的上電順序控制不當(dāng)、或測試時(shí)間過長等也會造成特定芯片的損壞。盡管理論上生產(chǎn)和測試設(shè)備良好的電器接地保護(hù)措施可以避免這些問題，但實(shí)際上，這類問題總是存在的。”他分析道。

　　遏制ESD的六條基本原則

　　因ESD造成PCB損壞其實(shí)在PCB制造和測試的所有階段都有可能發(fā)生，偉創(chuàng)力的Sammy Yi將ESD稱為無形殺手。由于包括我們?nèi)梭w在內(nèi)的幾乎一切物質(zhì)都是由帶正電的原子核和帶負(fù)電的電子組成的，ESD的問題也就無處不在。當(dāng)人們走過未經(jīng)處理的聚乙烯基地毯時(shí)，人體可以帶上250至1,2000伏靜電，而在操作臺上移動(dòng)普通的塑料袋也會帶上1,200到20,000伏高壓靜電。在3,000V以上你可能有被電擊的感覺，而大多數(shù)情況下你卻毫無察覺。

　　對于PCB上的元器件，MOSFET受靜電影響的范圍在100～200伏、場效應(yīng)管為140～10,000伏、CMOS：250～2,000伏、肖特基二極管和TTL電路：300～2,500伏、雙極型晶體管：380～10,000伏。由此可見，人們的一些日常舉動(dòng)引發(fā)的靜電對大多數(shù)半導(dǎo)體芯片都可能產(chǎn)生危害，而且這種危害經(jīng)常在不知不覺中發(fā)生。柏瑞安科技技術(shù)總監(jiān)陳希立舉例說：“作為一個(gè)合同加工廠商，我們會處理類型廣泛的PCB，我們發(fā)現(xiàn)不同種類的PCB以及PCB上的芯片和元器件對ESD的敏感程度很不一樣。曾經(jīng)有一批PCB，由于采用不具備靜電保護(hù)電路設(shè)計(jì)的芯片，結(jié)果有接近10%的產(chǎn)品不合格，在采取相應(yīng)的保護(hù)措施后，不合格率降低到了0.9%。”陳希立發(fā)現(xiàn)，對缺乏靜電保護(hù)電路設(shè)計(jì)的芯片，問題最可能在一些手工操作時(shí)(例如PCB目檢或特殊器件的手工貼裝等)被引入，因此操作工作臺和操作員的防靜電措施是很必要的。

　　有關(guān)ESD造成的損失，對單塊PCB可能帶來的直接損失少則幾毛錢多則成百上千元，這還不包括被浪費(fèi)的加工時(shí)間。當(dāng)考慮維修和返工、額外的運(yùn)費(fèi)等因素，靜電造成的損失將非�？捎^。盡管在過去的20年里，全球電子制造廠商已經(jīng)為防范靜電危害投入了大量的努力，但今天它還在對產(chǎn)品的合格率和可靠性產(chǎn)生負(fù)面的影響。業(yè)內(nèi)專家估計(jì)，在導(dǎo)致電子產(chǎn)品損壞的各種因素中，按制造環(huán)境的差異，靜電占了8%到33%(表1)。也有人估計(jì)，靜電每年給電子工業(yè)帶來的損失高達(dá)數(shù)十億美元。

　　為此國際靜電防護(hù)協(xié)會推薦業(yè)界采取6個(gè)原則來降低ESD帶來的損失，該協(xié)會稱，盡管完全控制ESD危害可能是一項(xiàng)不可企及的使命，但如果我們能夠注重這6項(xiàng)基本原則，在工廠中制定并執(zhí)行靜電保護(hù)的工作就會變得較為順利。這6個(gè)原則是：

　　1.采用防靜電設(shè)計(jì)。PCB設(shè)計(jì)時(shí)盡量選用對靜電不敏感或電氣容差大的元器件和材料，可以考慮在芯片級、板級或系統(tǒng)級增加保護(hù)措施，同時(shí)注意組裝過程中的潛在影響。不過，今天的設(shè)計(jì)工程師還面臨一種兩難抉擇：先進(jìn)的PCB要求采用尺寸更小、電壓更低的元器件和芯片，但這些元器件和芯片對靜電的免疫力卻更差。

　　2.根據(jù)制造環(huán)境制定靜電控制計(jì)劃。ANSI/ESD S20.20標(biāo)準(zhǔn)要求根據(jù)產(chǎn)品對靜電的敏感程度制度相應(yīng)的控制計(jì)劃，例如如何在100伏人體靜電模型(HBM)條件下規(guī)劃防靜電措施等。

　　3.定義并標(biāo)出靜電防范區(qū)域。在這個(gè)區(qū)域里，制造商應(yīng)該對所有的設(shè)備、材料、人員實(shí)施接地保護(hù)措施。這里了解真正的“地”是很重要的，不可靠的接地反而會帶來更多的問題甚至造成設(shè)備和人員的傷害。

　　4.防止靜電的產(chǎn)生和累積。“沒有電荷就沒有放電”這是一個(gè)顯然的事實(shí)，適當(dāng)采用工藝和操作中使用的材料是防止靜電產(chǎn)生和累積的關(guān)鍵，工作環(huán)境的等電位或零電位也有助于防止靜電的生成。

　　表1：電子制造業(yè)靜電損害非正式統(tǒng)計(jì)(來源：Stephen Halperin《靜電控制指導(dǎo)手冊》)

　　5.靜電驅(qū)散和中和。由于不能完全保證靜電不產(chǎn)生和不累積，剩下的就只能是驅(qū)散和中和已經(jīng)累積起來的靜電。在制造環(huán)境下，防ESD地板、防ESD手腕和腳腕導(dǎo)電帶、靜電防護(hù)工衣、負(fù)離子發(fā)生器等都是這種努力的一部分。

　　6.保護(hù)加工好的產(chǎn)品。這是最后一條基本原則也是我們最終的目的所在，包括在制造過程中對PCB本身采用接地保護(hù)等措施以及在成品包裝中采用防ESD的包裝材料等。

　　對于ESD控制，偉創(chuàng)力技術(shù)開發(fā)副總裁Sammy Yi的評論中肯而點(diǎn)明要害，他表示：“ESD是一個(gè)無形的殺手，我們必須在生產(chǎn)制造領(lǐng)域的每一個(gè)場所時(shí)時(shí)提醒每個(gè)工作人員(包括工程師、技術(shù)員、操作員和各級管理人員)這種潛在而真實(shí)的危險(xiǎn)，使得這一無形殺手變得有形。”

　　電壓芯片使電氣保護(hù)面臨新挑戰(zhàn)

　　國際靜電防護(hù)協(xié)會推薦6個(gè)原則的第一條提到了采用低壓器件和芯片使得PCB設(shè)計(jì)工程師面臨較大的難題，對此泰瑞達(dá)PCB組裝測試部高級技術(shù)專家Alan Albee解釋道：“過去10年來世界主要的半導(dǎo)體供應(yīng)商一直在致力于使芯片的操作電壓穩(wěn)步下降。今天，英特爾公司的奔騰芯片組就采用了多達(dá)4組的低電壓，這一發(fā)展使得PCB在測試時(shí)更容易受到電氣損傷，從而對傳統(tǒng)的生產(chǎn)測試提出了挑戰(zhàn)。”

　　以PCB加電測試中廣泛采用的背向驅(qū)動(dòng)為例，測試設(shè)備通常提供600毫安低阻抗驅(qū)動(dòng)電流，迫使PCB上特定的測試節(jié)點(diǎn)在短時(shí)間里被固定在某一邏輯電壓水平上，以便測試系統(tǒng)可以驗(yàn)證PCB板是否可以通過特定的“測試向量”來決定被測板子功能是否合格。Albee認(rèn)為這種方法在過去20年來一直是成功的，不過隨著低壓芯片的流行，傳統(tǒng)PCB在線測試設(shè)備由于電壓和電流精度不足的問題，已經(jīng)不能很好滿足生產(chǎn)測試的需要了。“例如，傳統(tǒng)的測試驅(qū)動(dòng)電路簡單地采用一對驅(qū)動(dòng)線，在沒有負(fù)載的情況下，可以提供輸出阻抗5歐姆、誤差在150毫伏左右的驅(qū)動(dòng)電壓，而測試電路的誤差在300毫伏上下，這種情形對測試5伏以上的芯片并沒有太大問題。不過，當(dāng)芯片工作電壓在1.2伏時(shí)，上述誤差將是不可接受的。因?yàn)槌嗽斐蓽y試不準(zhǔn)確外，更糟的是大誤差電壓還可能在背向驅(qū)動(dòng)時(shí)導(dǎo)致芯片暫時(shí)或永久損壞。另外，簡單的驅(qū)動(dòng)電路在有負(fù)載時(shí)輸出阻抗會上升，使實(shí)際輸出電壓上升，同時(shí)誤差也加大，這樣情況將變得更糟。”他舉例說。

　　在物理機(jī)制上，Albee所說的大誤差電壓或電流如果過長時(shí)間作用在芯片上，將導(dǎo)致芯片物理性損傷，其中包括柵氧化層擊穿、靜電放電二極管過應(yīng)力和CMOS死鎖。他進(jìn)一步解釋道：“晶體管的工作電壓越低，柵氧化層的厚度也越薄，這使得它更容易被過電壓擊穿。這種芯片失效模式被稱為“依賴時(shí)間的介質(zhì)擊穿”(TDDB)，這是一種涉及測試時(shí)間、溫度、電壓和氧化層的綜合效應(yīng)。另外，當(dāng)測試通過的反向驅(qū)動(dòng)電流超過標(biāo)準(zhǔn)時(shí)會發(fā)生靜電放電二極管過應(yīng)力。一些芯片供應(yīng)商要求流經(jīng)靜電保護(hù)二極管的電流不得超過100毫安，否則就可能造成損害，而且這種損害往往還會逃過生產(chǎn)測試，從而在最終電子產(chǎn)品中留下隱患。這種隱患輕則降低產(chǎn)品使用性能，重則可能導(dǎo)致災(zāi)難。CMOS死鎖發(fā)生的原因是因?yàn)檩斎攵擞醒杆偕仙蛳陆档拇箅妷禾�，使MOS晶體管形成PNPN或NPNP形式的可控硅結(jié)構(gòu)，產(chǎn)生低阻、大電流放電通道，其電流強(qiáng)度足以永久性地破壞芯片。”

　　Albee介紹說，面對這一新的問題，PCB制造商的選擇要么是在測試時(shí)采用帶測試保護(hù)功能的低電壓測試技術(shù)(相應(yīng)產(chǎn)品已經(jīng)面市)，要么干脆放棄在線測試或以AOI和AXI來部分代替電測試。但額外產(chǎn)生的新問題是電性能真有問題的PCB可能會流入后續(xù)工藝，而AOI/AXI卻不能完全取代電測試。作者：倪兆明